PCIe / XDMA已闭环原帖 9 个回答 · 1.5K 次浏览|器件：Vivado 2018.3.1（错误码：Route 35-39）
一句话结论：警告源于布线后小违例被后续 phys_opt 修复，最终时序已满足
实现阶段偶发出现 Route 35-39 严重警告，但时序报告显示正裕量且无失败端点
所用策略在初次布线失败后再次运行 phys_opt，后续优化修复了布线后的小时序违例，该警告为过程中产生
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpPC7SAM/route-3539-the-design-did-not-meet-timing-requir
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：Vivado · timing · route · phys_opt
就这个问题继续问 AI → ← 返回 AMD 社区问答速查