fpga.love
EN App
知识库›AMD 社区问答速查›不同HLS版本生成的regslice_core.v导致全局综合严重警告

不同HLS版本生成的regslice_core.v导致全局综合严重警告

Vivado 报错与许可已闭环原帖 9 个回答 · 729 次浏览|器件：Vivado 2020.1/2020.2，Vitis HLS 2019.2/2020.1/2020.2（错误码：filemgmt 20-1741）

一句话结论：统一HLS与Vivado版本或关闭HLS接口寄存可消除该警告

现象

全局综合时报[filemgmt 20-1741]，regslice_core.v被多个模块使用但内容不同

根因

不同HLS版本导出的IP中自动生成的regslice_core.v内容不一致

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpQFDSA2/regslicecorev-from-different-hls-versions-result

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：HLS · regslice_core · filemgmt · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查