Zynq MPSoC QSPI 编程卡在 Exit from FSBL 阶段

FSBL 与启动镜像已闭环原帖 9 个回答 · 2.05K 次浏览|器件：Vivado/Vitis 2021.2、SDK 2017.3 / HTG-Z920 (XCZU19EG)

现象

Vitis 2021.2 下编程 S25FL512SAGMFIR QSPI 卡住，SD 启动正常

根因

帖中未明确；改用 2017.3 后可编程，但 QSPI 启动仍卡在 bitstream 加载，最终归因于电源时序问题

可尝试的处理步骤

• 在 xfsbl_debug.h 中添加 #define FSBL_DEBUG_INFO 以输出更多调试信息
• 设置环境变量 XIL_CSE_ZYNQ_DISPLAY_UBOOT_MESSAGES=1
• 改用 Vivado/SDK 2017.3 进行 QSPI 编程
• 在 Zynq Ultrascale+ PS 块设计中禁用 Enable Isolation 选项
• 将 BOOT.bin 改为 3 个分区：FSBL_a53_0.elf、pmu_fw.elf、pcie.bit
• 使用 program_flash 命令以 qspi_dual_parallel 类型编程
• 断电重启而非仅按 PS_POR_B/PS_SRST_B
• 查看 ug1085 中的 CSU BootROM 错误码

相关资料

相关标签：ZynqMPSoC · QSPI · FSBL · BootROM