以太网与网络已闭环原帖 9 个回答 · 725 次浏览|器件：Vivado / 1G/2.5G Ethernet PCS/PMA or SGMII v15.1 / ZYNQ z-7015、z-7030
一句话结论：按UG476表2-4、2-9将各通道CPLLREFCLKSEL接"001"并每通道只接一个参考时钟即可
SGMII IP核中GTX固定用GTREFCLK0/CPLL，GTP固定用PLL0，无法改用GTREFCLK1/PLL1
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpQmrSAE/problem-with-reference-clock-selection-for-trans
相关标签：GTX · GTP · SGMII · CPLLREFCLKSEL
就这个问题继续问 AI → ← 返回 AMD 社区问答速查