fpga.love
EN App
知识库›AMD 社区问答速查›AXI DMA MM2S 在包中间拉低 TKEEP 的问题

AXI DMA MM2S 在包中间拉低 TKEEP 的问题

DMA 传输社区未闭环原帖 6 个回答 · 453 次浏览|器件：AXI DMA v7.1

一句话结论：帖中未给出结论，问题未解决

现象

AXI DMA v7.1 MM2S 在 DMA 传输中途拉低 TKEEP，而传输为 8 字节对齐且长度为 8 的倍数

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006lK57pSAC/problem-with-axi-dma-mm2s-deasserting-tkeep-bits

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：AXI DMA · MM2S · TKEEP · AXI Stream

就这个问题继续问 AI → ← 返回 AMD 社区问答速查