IP 打包与升级已闭环原帖 9 个回答 · 304 次浏览|器件：XPS / AVNET MICROBOARD XZ6SLX9（错误码：ERROR:EDK:4054）
一句话结论：把外部引脚位宽改为与4位端口一致即可解决
platgen报错，4位连接器连到1位端口，综合失败
axi_pwm_0_PWM_Out为4位端口，而外部引脚axi_pwm_0_PWM_Out_pin仅定义为1位
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSXejSAH/port-mismatch-error-in-custom-ip-design-for-pwm-
相关标签：XPS · EDK · port mismatch · custom IP
就这个问题继续问 AI → ← 返回 AMD 社区问答速查