fpga.love
EN App
知识库›AMD 社区问答速查›Zynq UltraScale+ 2018.1 下 DMA 导致 pl.dtsi

Zynq UltraScale+ 2018.1 下 DMA 导致 pl.dtsi 语法错误

DMA 传输已闭环原帖 9 个回答 · 739 次浏览|器件:Petalinux 2018.1 / ZCU102 (Zynq UltraScale+)

一句话结论:应用 AR 71136 的 DMA 时钟问题补丁后构建成功

现象

petalinux-build 在 device-tree do_compile 阶段失败,pl.dtsi 报语法错误

根因

帖中未明确(回答指向 AR 71136 的 DMA 时钟问题补丁)

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpiWJSAY/pldtsi-syntax-error-with-dma-zynq-ultrascale-201

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决?Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b?

相关标签:Petalinux · DeviceTree · AXI DMA · Zynq UltraScale+

就这个问题继续问 AI → ← 返回 AMD 社区问答速查