fpga.love
EN App
知识库›AMD 社区问答速查›多MIPI设计在2019.2中布局失败而2019.1正常

多MIPI设计在2019.2中布局失败而2019.1正常

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 300 次浏览|器件:Vivado 2019.1 / 2019.2

一句话结论:system processor reset模块导致2019.2布局失败,各尝试均未解决

现象

同一多MIPI RX子系统设计在2019.1可生成比特流,迁移到2019.2后布局无法收敛

根因

帖中确认由system processor reset模块触发该布局问题

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHj0oSAC/placement-fails-in-20192-but-works-in-20191-for-

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别?自定义IP导致Vitis导出硬件工程构建失败?MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签:Vivado · placement · MIPI · migration

就这个问题继续问 AI → ← 返回 AMD 社区问答速查