Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 268 次浏览|器件:MIPI DPHY IP / pg202-mipi-dphy-en-us-4.3
一句话结论:MMCM输入输出均应为200MHz,可参考internal MMCM配置
Line Rate>1500需ext_mmcm_clk_in/lock_in,文档未说明外部MMCM时钟设置
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008s130QSAQ/%E8%AF%B7%E6%95%99%E4%B8%80%E4%B8%8B%E5%9C%A8%E6
相关标签:MIPI DPHY · MMCM · pg202 · clocking
就这个问题继续问 AI → ← 返回 AMD 社区问答速查