fpga.love

EN App

知识库›AMD 社区问答速查›打包自定义IP不支持`ifdef宏怎么办

打包自定义IP不支持`ifdef宏怎么办

IP 打包与升级社区未闭环原帖 9 个回答 · 283 次浏览|器件：Vivado / vu19p

一句话结论：帖中未给出明确结论

现象

打包IP时无法使用`ifdef宏在流片版与FPGA版间切换

根因

帖中未明确

可尝试的处理步骤

在Settings -> General -> Verilog options中添加vu19p作为defines
创建额外顶层wrapper(top.v)例化原顶层模块(abc.v)
以top.v为顶层生成bitstream并下载到FPGA测试
参照UG1118与UG1119打包IP(abc.v非加密版本)

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008ZxIH7SAN/packaging-custom-ip-not-support-ifdef-macro

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vivado · IP_Packaging · ifdef · FPGA_Emulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查