fpga.love
EN App
知识库›AMD 社区问答速查›非工程模式导出含BDC设计的硬件问题

非工程模式导出含BDC设计的硬件问题

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 796 次浏览|器件：Vivado 2022.1 / Zynq UltraScale+ MPSoC

一句话结论：确认为bug已提交CR，可尝试避免BDC改用普通IP

现象

非工程模式导出的xsa缺少BDC硬件交接文件，设备树丢失axi节点

根因

帖中确认为bug并已提交CR，具体根因帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005mgjOLSAY/nonproject-mode-hardware-export-issues-with-desi

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · non-project-mode · BDC · XSA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查