fpga.love

EN App

知识库›AMD 社区问答速查›MIPI Tx 出现像素欠载和行缓冲满错误

MIPI Tx 出现像素欠载和行缓冲满错误

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 1.69K 次浏览|器件：Vivado 2019.1 / Zynq Ultrascale+（错误码：0b101）

一句话结论：问题未解决，建议改用 AXI4S 接口并检查首帧数据完整性

现象

MIPI Tx 传输 1280x1280 RAW10 60fps 时出现 Pixel Under-Run 和 Line Buffer Full 错误，图像首像素有红黄噪声

根因

帖中未明确

可尝试的处理步骤

将 Interrupt Enable Register (offset 0x28) 的 bit[2] 和 bit[0] 置 1，使能中断输出以触发 ILA
向 0x24 状态位写 1 以确认这些位是否再次被置位
改用 AXI4-Stream 接口，利用 tready 判断 MIPI 核是否就绪

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpKabSAE/mipi-tx-pixel-underrun-and-line-buffer-full-erro

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI · Pixel-Under-Run · Line-Buffer-Full · AXI4-Stream

就这个问题继续问 AI → ← 返回 AMD 社区问答速查