fpga.love
EN App
知识库›AMD 社区问答速查›HLS工程迁移到Vitis后无法达到设计II怎么办

HLS工程迁移到Vitis后无法达到设计II怎么办

HLS 综合社区未闭环原帖 1 个回答 · 645 次浏览|器件：Vivado HLS 2018.2 / Vitis HLS 2021.2（错误码：SCHED 204-69）

一句话结论：建议用BIND_STORAGE pragma优化存储器实现以改善性能

现象

迁移到2021.2后综合无法达到II=6，改为5时报SCHED 204-69警告

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000073xtzpSAA/migrate-hls-project-to-new-vitis-problem-with-sy

相关资料

Vivado HLS运行报错找不到fast_accel实现目录BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：Vitis_HLS · HLS_migration · initiation_interval · BIND_STORAGE

就这个问题继续问 AI → ← 返回 AMD 社区问答速查