fpga.love
EN App
知识库›AMD 社区问答速查›Kintex 7 JTAG 引脚 LOC 约束报错如何解决

Kintex 7 JTAG 引脚 LOC 约束报错如何解决

JTAG 与下载器已闭环原帖 9 个回答 · 462 次浏览|器件:Kintex 7 系列 FPGA(错误码:MapLib:30)

一句话结论:7 系列 JTAG 为专用引脚不可约束,应改用 BSCANE2 原语访问

现象

Mapping 阶段报 MapLib:30,TCK_0/TDI_0/TMS_0/TDO_0 的 LOC 约束无效

根因

7 系列 JTAG 为专用配置引脚,不能施加 LOC 约束;需例化 BSCANE2 原语访问内部 JTAG

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpbL5SAI/jtag-pins-error-in-mapping-kintex-7-series

相关资料

Vitis串口Hello World无法在Teraterm显示Spartan-6 能否不用 JTAG 直接配置 XCF32P PROM?WSL 下 JTAG 运行报段错误如何解决?

相关标签:Kintex7 · JTAG · BSCANE2 · MapLib

就这个问题继续问 AI → ← 返回 AMD 社区问答速查