Block Design 与 IP Integrator已闭环原帖 9 个回答 · 806 次浏览|器件:Vivado 2020.1 / MIPI CSI-2 RX Subsystem v5.0
一句话结论:顶层设计连接错误导致寄存器访问失败,修复后正常
无法读到INIT(0x8)寄存器默认值,写操作也无效
顶层设计连接问题,修复后寄存器可正常访问
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHjQjSAK/issue-with-read-and-write-the-mipi-dphy-register
相关标签:MIPI_DPHY · MIPI_CSI2_RX · register_access · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查