FSBL 与启动镜像已闭环原帖 9 个回答 · 337 次浏览|器件:Zynq MPSoC / FSBL
一句话结论:帖中倾向可行,FSBL代码含无DDR场景的SHA-3校验逻辑
用户询问从Flash直接加载PL到FPGA时能否做SHA-3完整性校验
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E000073GsJ1SAK/is-is-possible-to-check-sha3-pl-in-fsbl-with-ddr
相关标签:FSBL · SHA-3 · DDR-less · Zynq MPSoC
就这个问题继续问 AI → ← 返回 AMD 社区问答速查