Block Design 与 IP Integrator社区未闭环原帖 个回答 · 354 次浏览|器件:Vivado / IP integrator
一句话结论:需在 xdc 中按 bank 的 Vcco 为 LED 引脚设置对应 LVCMOS IO 标准
读取约束文件时报错,需在 xdc 中指定引脚 IO 标准
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005wSaZ2SAK/i-want-to-write-a-logic-synthesis-program-that-u
相关标签:AXI_GPIO · XDC · IOSTANDARD · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查