fpga.love

EN App

知识库›AMD 社区问答速查›如何在Zynq Ultrascale+ MPSoC中用自定义IP建工程

如何在Zynq Ultrascale+ MPSoC中用自定义IP建工程

IP 打包与升级社区未闭环原帖 9 个回答 · 456 次浏览|器件：ZCU102 Ultrascale+ MPSoC / SDSoC

一句话结论：可参考SDSoC示例及UG1028 Lab #1实现矩阵乘法加速

现象

用户想在ZCU102上做视频信号处理引擎，不确定用SDSoC建工程的正确方法

根因

帖中未明确

可尝试的处理步骤

阅读UG1027 SDSoC Environment User Guide
阅读UG1235 SDSoC Environment Optimization Guide
阅读UG1028 SDSoC Environment Tutorial
阅读UG1146 SDSoC Environment Platform Development Guide
阅读PG021 AXI DMA v7.1 LogiCORE IP Product Guide
阅读PG057 FIFO Generator v13.1 LogiCORE IP Product Guide
阅读UG1118 Vivado Design Suite User Guide Creating and Packaging Custom IP
参考UG1028中Lab #1的矩阵乘法加速器教程

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpeuHSAQ/i-want-to-know-the-right-way-to-make-a-project-w

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：SDSoC · ZCU102 · Custom IP · DMA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查