PCIe / XDMA已闭环原帖 9 个回答 · 450 次浏览|器件：PCIe4C IP核
一句话结论：置位Command寄存器bit0和bit1后，端点正常产生内存写请求TLP
根复合器发内存写RQ TLP后，端点CQ AXI4-Stream上看不到内存写请求TLP
配置寄存器地址应按Dword地址从0递增；且Command寄存器bit0为IO space enable、bit1为memory space enable，需置位后端点才会响应
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001ha3CpKAI/i-have-a-pcie-testbench-using-one-pcie4c-ip-core
相关标签：PCIe4C · TLP · Root Complex · Configuration Register
就这个问题继续问 AI → ← 返回 AMD 社区问答速查