以太网与网络社区未闭环原帖 9 个回答 · 418 次浏览|器件：XEM8320 UltraScale+ / AC701 Artix 7 / AXI 1G/2.5G Ethernet Subsystem / Vitis 22.2与24.2
一句话结论：MgtRdy不置高多与参考时钟或SFP链路时钟异常有关，帖中未给出最终定论
代码在XAxiEthernet_Reset中死循环，MgtRdy位始终不置高
帖中未明确；回答指出MgtRdy来自1G/2.5G PCS PMA核的复位完成指示，需核对ref_clk频率，并有用户怀疑2.5G SFP未工作在1G模式导致rxuserclk_out异常
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008TI845SAD/i-am-running-the-lwip-echoserver-example-design-
相关标签：AXI Ethernet · MgtRdy · SGMII · SFP
就这个问题继续问 AI → ← 返回 AMD 社区问答速查