fpga.love
EN App
知识库›AMD 社区问答速查›如何在Verilog/Vivado中实例化带不同参数的IP?

如何在Verilog/Vivado中实例化带不同参数的IP?

IP 打包与升级已闭环原帖 8 个回答 · 359 次浏览|器件:原帖未注明

一句话结论:通过参数化mem文件名并在initial块用$readmemh加载,可为每个实例配置不同权重

现象

需将卷积IP实例化64次,每个实例加载不同权重,不知如何使用mem文件

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00001KPdnFKAT/how-to-instantiate-a-custom-ip-with-different-pa

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:Verilog · Vivado · IP · readmemh

就这个问题继续问 AI → ← 返回 AMD 社区问答速查