fpga.love
EN App
知识库›AMD 社区问答速查›用edf网表打包自定义IP时如何正确包含Xilinx IP核?

用edf网表打包自定义IP时如何正确包含Xilinx IP核?

IP 打包与升级已闭环原帖 9 个回答 · 346 次浏览|器件:Vivado / Zynq block design

一句话结论:需在IP合并后导出edf,并加-security_mode及IP约束

现象

用write_edif生成的edf中Xilinx IP核显示为黑盒,综合报黑盒错误

根因

edf在IP合并进网表之前生成,导致IP被当作黑盒

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008eDiF4SAK/how-to-include-xilinx-ip-core-correctly-when-pac

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:write_edif · edf · black_box · IP_packaging

就这个问题继续问 AI → ← 返回 AMD 社区问答速查