fpga.love
EN App
知识库›AMD 社区问答速查›自定义IP核用户逻辑如何获取基地址

自定义IP核用户逻辑如何获取基地址

IP 打包与升级社区未闭环原帖 7 个回答 · 628 次浏览|器件：EDK 10.1 SP3 / ISE 10.1 SP3

一句话结论：帖中未给出解决方案，问题悬而未决

现象

用户逻辑需从Bus2IP_Addr中减去区域基地址得到偏移，但基地址在顶层VHDL中定义，Verilog模块无法访问

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000079ootKSAQ/how-to-get-the-base-address-from-custom-ip-core-

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：PLB · custom IP · Bus2IP_Addr · EDK

就这个问题继续问 AI → ← 返回 AMD 社区问答速查