fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2023.1 中 QDMA 示例设计时序错误如何修复？

Vivado 2023.1 中 QDMA 示例设计时序错误如何修复？

DMA 传输社区未闭环原帖 9 个回答 · 331 次浏览|器件：Vivado 2023.1 / QDMA 5.0

一句话结论：帖中仅请求提供 IP 配置以复现问题，未给出结论

现象

QDMA 5.0 示例设计在跨时钟域路径出现时序违例，要求 2.0 ns 而时钟为 250/125 MHz

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007BqaluSAB/how-to-fix-timing-errors-in-the-qdma-example-des

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：QDMA · Vivado · timing · CDC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查