fpga.love
EN App
知识库›AMD 社区问答速查›如何在自定义IP核内约束生成时钟

如何在自定义IP核内约束生成时钟

IP 打包与升级已闭环原帖 9 个回答 · 807 次浏览|器件：Vivado

一句话结论：可用create_generated_clock的-divide_by约束计数器分频输出时钟

现象

自定义IP核用计数器D7输出作时钟，需约束CLK_OUT

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008jirMfSAI/how-to-constrain-a-generated-clock-inside-a-cust

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：create_generated_clock · clock_constraint · custom_IP · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查