DMA 传输社区未闭环原帖 9 个回答 · 466 次浏览|器件：Vivado 2016.4 / axi_vdma_0（错误码：Timing 38-316）
一句话结论：建议通过Validate Design自动调整xdc，而非手动修改只读的ooc.xdc
综合后出现Timing 38-316警告，OOC时钟周期10.000与实际5.000不一致
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpdOWSAY/how-to-change-timing-constraints-in-vdma-oocxdc-
相关标签：VDMA · OOC · timing_constraints · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查