fpga.love
EN App
知识库›AMD 社区问答速查›如何在IP Packager自定义IP中访问FREQ_HZ总线接口参数

如何在IP Packager自定义IP中访问FREQ_HZ总线接口参数

IP 打包与升级社区未闭环原帖 9 个回答 · 1.34K 次浏览|器件:Vivado IP Packager / UG1118 / UG896

一句话结论:官方称不直接支持,需pragma或TCL脚本变通实现

现象

在自定义IP中无法通过BUSIFPARAM_VALUE.ACLK.FREQ_HZ引用时钟接口的FREQ_HZ值,依赖表达式报变量不存在

根因

帖中未明确;官方回复称Packager输出不提供参数传播访问,需靠pragma引导或TCL脚本变通

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005p9NsfSAE/how-do-i-access-busifparamvalue-freqhz-in-custom

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:IP_Packager · FREQ_HZ · BUSIFPARAM · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查