FSBL 与启动镜像已闭环原帖 9 个回答 · 1.66K 次浏览|器件：ZYBO / FSBL 2014.2 / u-boot 2014.01
一句话结论：通过定义CONFIG_ZYNQ_PS_CLK_FREQ为50MHz修正波特率解决乱码
FSBL正常，移交u-boot后UART终端收到乱码
u-boot中PS时钟频率默认33MHz，与ZYBO实际50MHz不符导致波特率错误
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpsAfSAI/garbage-output-on-uart-after-fsbl-hands-over-to-
相关标签：UART · FSBL · u-boot · ZYBO
就这个问题继续问 AI → ← 返回 AMD 社区问答速查