以太网与网络已闭环原帖 9 个回答 · 345 次浏览|器件：XCKU19P FFVJ1760 / Vivado
一句话结论：Bank 64/74无IO因未bond，VCCO引脚需接GND或VCCO，不可悬空
引脚列表中Bank 64和74仅有VCCO电源引脚，无IO引脚，物理图中也未标注位置
同一die用于多个封装，部分bank未bond到IO，因此仅保留VCCO引脚
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008YprNfSAJ/found-that-the-pins-list-for-the-ku19p-1760-pin-
相关标签：KU19P · pinout · VCCO · package
就这个问题继续问 AI → ← 返回 AMD 社区问答速查