fpga.love
EN App
知识库›AMD 社区问答速查›如何从Simulink导出Xilinx IP核

如何从Simulink导出Xilinx IP核

IP 打包与升级已闭环原帖 9 个回答 · 457 次浏览|器件:Simulink / System Generator / Vivado IP Integrator

一句话结论:该IP已在Vivado IPI中,无需从Simulink导出

现象

用户想把Digilent Pmod IP块从Simulink导出使用

根因

链接中的IP已存在于Vivado IPI中,无需从Simulink导出;若需导出Sysgen设计,参考UG897打包流程

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hphBDSAY/export-block-ip-core-xilinx-in-simulink

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:Simulink · System Generator · Vivado IPI · UG897

就这个问题继续问 AI → ← 返回 AMD 社区问答速查