Block Design 与 IP Integrator已闭环原帖 9 个回答 · 696 次浏览|器件：Vivado 2019.1 / axis_switch IP（错误码：IP_Flow 19-3374, IP_Flow 19-3458）
一句话结论：export_bd_tcl有局限，可改manual模式或手动编辑tcl规避
运行Export Block Design生成的tcl脚本时出现参数修改被忽略及校验失败错误
export_bd_tcl存在局限（生成文件开头已注明仅供参考），自动模式下参数值未正确写入
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpWLpSAM/error-when-regenerating-block-design-using-axis-
相关标签：axis_switch · export_bd_tcl · Vivado · IP_Flow
就这个问题继续问 AI → ← 返回 AMD 社区问答速查