Block Design 与 IP Integrator已闭环原帖 9 个回答 · 684 次浏览|器件:Zynq UltraScale+ / UG1085
一句话结论:官方确认文档有误,将在下一版本修正
用户指出UG1085表13-3中RPU0的IPI消息缓冲区地址错误,认为应为0xFF99_0200
文档表13-3中IPI缓冲区基地址存在偏移错误(偏移256),官方确认已更新但未正确发布
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpSb0SAE/error-in-ug1085-zynq-ultrascale-device-trm-ipi-b
相关标签:UG1085 · IPI · Zynq UltraScale+ · Documentation
就这个问题继续问 AI → ← 返回 AMD 社区问答速查