fpga.love

EN App

知识库›AMD 社区问答速查›实现阶段报Shape Builder 18-140 LUTNM构建失败如何解决

实现阶段报Shape Builder 18-140 LUTNM构建失败如何解决

Vivado 报错与许可社区未闭环原帖 9 个回答 · 515 次浏览|器件：Virtex UltraScale（错误码：Shape Builder 18-140）

一句话结论：疑似LUT Combining引起，可列出相关单元并重置SOFT_HLUTNM属性禁用

现象

Virtex UltraScale设计实现时日志出现该CRITICAL WARNING且设计行为不符合预期

根因

帖中认为是LUT Combining导致，其虽降低逻辑利用率但会增加局部引脚密度或拥塞

可尝试的处理步骤

综合后运行 select_objects [get_cells -hier -filter {SOFT_HLUTNM != "" || HLUTNM != "" || LUTNM != ""}] 列出应用了LUT Combining属性的单元
运行 reset_property SOFT_HLUTNM [get_cells -hierarchical -filter {NAME =~ <module name> && SOFT_HLUTNM != ""}] 禁用LUT combining

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006RvPg2SAF/encountering-critical-warning-shape-builder-1814

相关资料

route_design报10734信号拥塞未布通怎么办 Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：LUTNM · LUT Combining · Shape Builder · Virtex UltraScale

就这个问题继续问 AI → ← 返回 AMD 社区问答速查