fpga.love
EN App
知识库›AMD 社区问答速查›DMA PL到PS传输约5包后TREADY拉低

DMA PL到PS传输约5包后TREADY拉低

DMA 传输社区未闭环原帖 7 个回答 · 226 次浏览|器件：Vitis Embedded Development & SDK

一句话结论：问题未解决，帖中无明确根因

现象

RX流(PL到PS)约5个包后DMA TREADY拉低，下一包传输时恢复

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00000lKPxkKAG/dma-tramsfer-pl-to-ps-first-several-packets-goin

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：DMA · AXI DMA · PL to PS · TREADY

就这个问题继续问 AI → ← 返回 AMD 社区问答速查