Vivado 报错与许可已闭环原帖 9 个回答 · 243 次浏览|器件：Vivado / DFX / PCIe（错误码：TIMING-3, TIMING-6, TIMING-7）
一句话结论：正确设置OOC约束并在TOP层定义时钟后，关键警告消失
完整设计实现后出现TIMING-3、TIMING-6、TIMING-7方法学关键警告
RM的OOC约束(app_occ.xdc)被带入实现阶段，且在RM中创建了应由TOP层定义的主时钟
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U0000911IbKSAU/dfx-design-methodology-critical-warning-timing3-
相关标签：DFX · Partial Reconfiguration · Timing Constraints · OOC
就这个问题继续问 AI → ← 返回 AMD 社区问答速查