以太网与网络社区未闭环原帖 9 个回答 · 1.53K 次浏览|器件：JESD204 PHY / JESD204C IP / AD9680（错误码：00007404, 00007777）
一句话结论：改用rxoutclk时钟方案仅部分配置有效，同源时钟建议待验证
ADC测试模式下出现少量样本突发错误，LINK_ERROR_CNT每lane约7-10个，ILA在传输层看到位错误
帖中倾向认为ADC与FPGA使用独立refclk源导致，JESD为同步协议需TX/RX同源时钟；但改用rxoutclk方案仅对特定时钟配置有效，最终根因帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006HBX2bSAH/debug-help-for-jesd204c-ip-jesd204-phy-ip-receiv
相关标签：JESD204C · JESD204-PHY · AD9680 · clocking
就这个问题继续问 AI → ← 返回 AMD 社区问答速查