IP 打包与升级已闭环原帖 9 个回答 · 829 次浏览|器件：Vivado 2015.3
一句话结论：用户逻辑放顶层，自行完成AXI Stream握手，可去掉自动生成的AXIS子模块
打包含S_AXIS/M_AXIS端口的IP后，不知在哪个文件实例化哈希函数，担心重复驱动握手信号
用户逻辑应放在顶层模块中，直接消费s00_axis_tvalid/tdata并产生s00_axis_tready、驱动m00_axis_tdata/tvalid/tlast，此时不再需要自动生成的AXIS master/slave子模块
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHsnSSAS/custom-ip-with-axi-stream-input-and-ouput
相关标签：Vivado · AXI_Stream · Custom_IP · packaging
就这个问题继续问 AI → ← 返回 AMD 社区问答速查