IP 打包与升级社区未闭环原帖 9 个回答 · 1.16K 次浏览|器件:Vivado / VHDL / Zynq / Vitis
一句话结论:需自行实现内存映射到AXI4-Stream的转换逻辑,可参考DMA类IP
用户想在自定义IP中同时接入AXI Stream与AXI Lite从口并映射到主AXI Stream输出,遇到困难
AXI4-Stream与AXI4-Lite接口类型不同,AXI4-Lite是带地址的内存映射接口,需自行编写转换逻辑
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpRA3SAM/custom-ip-having-master-axi-stream-and-slave-axi
相关标签:AXI4-Stream · AXI4-Lite · Custom IP · DMA
就这个问题继续问 AI → ← 返回 AMD 社区问答速查