fpga.love

EN App

知识库›AMD 社区问答速查›ZCU102上自定义IP与AXI DMA传输教程

ZCU102上自定义IP与AXI DMA传输教程

IP 打包与升级已闭环原帖 9 个回答 · 450 次浏览|器件：ZCU102

一句话结论：推荐UG1209入门，自定义DMA可用IP Packager的AXI4 Master示例扩展

现象

新手在ZCU102上需A53核与Verilog自定义加速器协同，并用DMA/HDMI收发数据，寻找入门教程

根因

帖中未明确

可尝试的处理步骤

参考UG1209 MPSoC嵌入式设计教程入门
HDMI部分参考ZCU102 wiki上的Technical Reference Design（基于Linux）
裸机应用可参考HDMI示例设计（PG236第5章）
使用IP Packager创建AXI4 Master核，其示例HDL会做突发写读并校验预定义模式，可在此基础上连接自有RTL
在Vivado中更改target language以改变生成RTL的语言

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHvUMSA0/custom-ip-and-axi-dma-transfer-tutorial

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：ZCU102 · AXI DMA · Custom IP · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查