Vivado 12-4739：set_input_delay 找不到 CLK_100MHZ 时钟

Vivado 报错与许可社区未闭环原帖 9 个回答 · 420 次浏览|器件：Vivado / Artix（错误码：Vivado 12-4739）

现象

在 .xdc 中写 set_input_delay 时 Vivado 报 critical warning，提示找不到时钟对象，共出现 99 次

根因

帖中未明确；回答建议检查时钟名大小写、时钟是否被重命名、是否用引脚名、目标对象 FPGA_SDRAM_D 是否存在及方括号转义

可尝试的处理步骤

• 检查时钟名大小写是否与设计中一致（CLK_100MHZ 与 Clk_100MHZ）
• 在 timing report 中查看所有时钟，确认 Vivado 是否重命名（如 M2MCMM）
• 确认使用的是 clock 引脚名还是内部时钟信号名，系统同步时用引脚名
• 确认目标对象 FPGA_SDRAM_D 是否存在，若存在需将 [ ] 转义为 \[ \]
• 确认 critical warning 出现在综合后还是实现后；实现后需检查时钟约束是否在某个阶段被丢弃

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

相关资料

相关标签：Vivado · set_input_delay · XDC · timing_constraints