fpga.love
EN App
知识库›AMD 社区问答速查›时钟送出再回FPGA时出现关键警告

时钟送出再回FPGA时出现关键警告

Vivado 报错与许可社区未闭环原帖 9 个回答 · 590 次浏览|器件:Vivado / LTC2386

一句话结论:建议将ADC DCO回传的clk_in声明为新时钟以消除警告

现象

Vivado报关键警告:时钟引脚Q2_reg/C未被时序时钟到达

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005u9RCiSAM/critical-warning-when-sending-clock-off-then-bac

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:generated_clock · create_clock · timing_constraint · ADC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查