fpga.love
EN App
知识库›AMD 社区问答速查›ISERDES的CLK与CLKDIV时钟关系告警原因

ISERDES的CLK与CLKDIV时钟关系告警原因

Vivado 报错与许可已闭环原帖 9 个回答 · 956 次浏览|器件:Vivado 2021.1 / 7系列ISERDES(错误码:Timing 38-322)

一句话结论:CLKDIV路径加BUFGMUX不合法,需保证CLK与CLKDIV同源且CLKDIV经BUFGCE_DIV

现象

综合时出现Timing 38-322严重警告,提示CLK与CLKDIV必须同源且仅允许0/90/180/270度相移

根因

CLKDIV路径上加了BUFGMUX,使CLKDIV存在与CLK无结构关联的时钟,违反CLK/CLKDIV严格同源规则

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpSMiSAM/critical-warning-timing-38322-i-dont-understand-

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:ISERDES · CLKDIV · BUFGMUX · Timing38-322

就这个问题继续问 AI → ← 返回 AMD 社区问答速查