Vivado 报错与许可已闭环原帖 9 个回答 · 2.22K 次浏览|器件：Vivado / UG946层次化设计流程（错误码：Route 35-162）
一句话结论：通过更换directive重实现OOC模块可绕开冲突布线
两个OOC模块使用相同布线资源，顶层实现时信号重叠冲突导致布线拥塞
一个OOC模块连接到IO pad的布线穿过另一个OOC模块的PBLOCK，两信号在最终顶层实现中重叠冲突
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpltSSAQ/critical-warning-route-35162-signals-failed-to-r
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：OOC · routing congestion · PBLOCK · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查