fpga.love
EN App
知识库›AMD 社区问答速查›AXI Interconnect 实现报 Vivado 12-4739 严重警告

AXI Interconnect 实现报 Vivado 12-4739 严重警告如何解决

Vivado 报错与许可社区未闭环原帖 8 个回答 · 478 次浏览|器件：Vivado 2018.3 / AXI Interconnect RTL IP（错误码：Vivado 12-4739）

一句话结论：帖中仅提问时钟复位配置，未给出结论

现象

实现时 set_max_delay 找不到 asyncfifo 中 rd_pntr_gc_reg 对象

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006vG9x3SAC/critical-warning-of-implementaion-with-axi-inter

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Vivado 12-4739]
set_false_path 未忽略异步时钟间时序怎么办？

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · AXI_Interconnect · set_max_delay · XDC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查