fpga.love
EN App
知识库›AMD 社区问答速查›set_clock_groups 报 Common 17-165 错误如何解决

set_clock_groups 报 Common 17-165 错误如何解决

Vivado 报错与许可已闭环原帖 9 个回答 · 465 次浏览|器件：Vivado（错误码：Common 17-165）

一句话结论：删除续行中的 # 注释后该 critical warning 消失

现象

综合时出现 critical warning [Common 17-165] Too many positional options when parsing 'clk_16M'

根因

XDC 中 set_clock_groups 命令续行里的 # 注释导致 Tcl 解析异常

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0b0ySAB/critical-warning-after-synth-for-a-generated-clo

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Common 17-165]
Vivado 2013.3 编辑 IP 时出现 Common 17-165 报错

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：set_clock_groups · XDC · Tcl · Common 17-165

就这个问题继续问 AI → ← 返回 AMD 社区问答速查