fpga.love

EN App

知识库›AMD 社区问答速查›裁剪Zynq UltraScale+ MPSoC Base TRD 2018.3

裁剪Zynq UltraScale+ MPSoC Base TRD 2018.3后petalinux-build失败

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 553 次浏览|器件：Zynq UltraScale+ MPSoC / ZCU102 / Petalinux / TRD 2018.3

一句话结论：修正Concat中断连接后构建成功，但MIPI摄像头仍未被识别

现象

移除USB/HDMI后重新导出硬件并修改设备树，petalinux-build报错

根因

Block Design中平台中断的Concat存在未连接输入，导致构建失败

可尝试的处理步骤

用TRD BSP创建Petalinux工程：petalinux-create -t project -s zcu102-prod-base-dm10.bsp -n bsp
petalinux-config --oldconfig 配置
修改system-user.dtsi后执行petalinux-build
petalinux-config --get-hw-description=~/TRD_HOME/vivado_new/zcu102_base_trd/zcu102_base_trd.sdk --oldconfig
petalinux-build
在Block Design中删除冗余Concat输入，将In0~In3分别连接到tpg_input_s2mm_introut、mipi_csi2_rx_csirxss_csi_irq、mipi_csi2_rx_s2mm_introut、sensor_iic_iic2intc_irpt

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpmjOSAQ/changing-zynq-ultrascale-mpsoc-base-trd-20183-bl

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Zynq UltraScale+ · Petalinux · Device Tree · TRD

就这个问题继续问 AI → ← 返回 AMD 社区问答速查