PCIe / XDMA社区未闭环原帖 9 个回答 · 629 次浏览|器件：Vivado（错误码：Constraints 18-512）
一句话结论：语法应为get_pins而非get_cells，但约束仍报错，根因未定
Check Timing中出现约150个unconstrained_internal_endpoints，尝试用set_false_path约束时报无效对象
帖中未明确；回答指出/D是pin而非cell，且异步输入进入同步系统本身设计存疑
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpXBoSAM/cannot-resolve-object-name-to-add-to-setfalsepat
相关标签：set_false_path · timing_constraints · unconstrained_paths · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查