fpga.love

EN App

知识库›AMD 社区问答速查›Zynq Ultrascale SDIO 与 SD 卡间能否省去电平转换器

Zynq Ultrascale SDIO 与 SD 卡间能否省去电平转换器

SD 卡与文件系统社区未闭环原帖 9 个回答 · 558 次浏览|器件：Zynq Ultrascale+ MPSoC / Vivado

一句话结论：若 FPGA 与目标器件 IO 电压相同则无需电平转换器，但帖中未给出明确结论

现象

用户想省去 FPGA SDIO 与 SD 卡之间的电平转换器，仅用 SD 2.0 卡并设 bank 电压 3.3V

根因

帖中未明确

可尝试的处理步骤

将 mode pins 设为 0011（SD0 2.0 启动模式）
将 Zynq Ultrascale+ MPSoC 的 SD 接口配置为 SD 2.0
将 SDIO 引脚所在 bank 501 的 VCCO_PSIO_501_1 和 VCCO_PSIO_501_2 设为 3.3V
在 Vivado Re-Customize IP 中将 Bank1 的 SDIO 引脚设为 LVCMOS33
仅使用 SD 2.0 合规卡，避免 SD 3.0 卡

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007WIN1gSAH/can-i-eliminate-the-level-translator-that-is-typ

相关资料

平台设为QSPI启动模式时应用工程无法构建 QSPI启动报XFSBL_ERROR_QSPI_LENGTH失败 VPK180 无法从 SD 卡启动，如何排查？

相关标签：Zynq Ultrascale+ · SDIO · level shifter · SD 2.0

就这个问题继续问 AI → ← 返回 AMD 社区问答速查