fpga.love
EN App
知识库›AMD 社区问答速查›array_reshape与reset pragma共用导致协同仿真失败

array_reshape与reset pragma共用导致协同仿真失败

HLS 综合社区未闭环原帖 9 个回答 · 551 次浏览|器件：Vitis HLS v2020.02 / v2021.02 / v2022.01（错误码：Abnormal program termination (11)）

一句话结论：问题可复现，已上报，尚未解决

现象

Vitis HLS v2020.02协同仿真结果与golden不符，v2021.02/v2022.01崩溃

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007DnCSPSA3/bug-report-when-using-arrayreshape-and-reset-pra

相关资料

Vivado HLS运行报错找不到fast_accel实现目录BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：Vitis HLS · array_reshape · co-simulation · pragma

就这个问题继续问 AI → ← 返回 AMD 社区问答速查