DMA 传输已闭环原帖 9 个回答 · 383 次浏览|器件:AXI DMA PG021 (V7.1)
一句话结论:确认是文档错误,将提交文档修改请求
将Tail Descriptor设为0x50会被改为0x40,非0x40对齐值被向下取整
描述符地址须16字(0x40字节)对齐,文档示例0x50违反对齐要求,属文档误导
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U0000910kVySAI/axi-dma-page-72-or-pg021-v71-says-to-set-tail-de
相关标签:AXI DMA · PG021 · Cyclic BD · Descriptor Alignment
就这个问题继续问 AI → ← 返回 AMD 社区问答速查